本篇从物理层面对计算机系统中的存储器做了一个梳理。
定义
冯·诺依曼在研究 EDVAC 机时提出了“存储程序”的概念，“存储程序”的思想奠定了现代计算机的基本结构，以此概念为基础的各类计算机通称为冯·诺依曼机。
在此类计算机中，指令和数据以同等地位存储（都以二进制形式存放）在存储器中。控制器不断地从存储器中取出指令和原始数据（指令由操作码和地址码组成，操作码指出操作的类型，地址码指出操作数的地址），给到运算器进行运算，以此运行并直到程序结束。
基于以上信息，对于计算机中的存储器，可以有如下定义：能够存储二进制内容并提供了计算机读取（和 写入）操作的部件。
基本分类
按易失性
易失存储
断电后数据就丢失的存储器。本质是靠电维持数据：
- SRAM：用”触发器（4-6 个晶体管锁状态）”存，断电才丢，不用刷新，所以叫”静态”——但依然易失。
- DRAM：用”电容存电荷”表示 0/1，电容会漏电，不仅断电丢，还得定时刷新（毫秒级）才能不掉，所以叫”动态”。
非易失存储
断电后数据不丢失的存储器。本质是不靠持续供电维持数据：
- Flash / EEPROM（浮栅）：电子被困在浮栅极里，没电也跑不掉。
- HDD（磁）：磁性材料剩磁记录，纯物理，电都断了十几年数据还在。
- 光盘（坑+反射）：聚碳酸酯压出的凹坑，物理结构，最”非易失”。
- 新型：FeRAM（铁电）、MRAM（磁阻）、PCRAM/ReRAM（相变/阻变）：靠极化、磁态、材料相态存，电断也不变。
易失 vs 非易失
| 易失性 | 非易失性 | |
|---|---|---|
| 代表 | SRAM、DRAM | ROM、Flash、HDD、SSD |
| 掉电 | 数据清空 | 数据保留 |
| 速度 | 纳秒级 | Flash 毫秒级，硬盘更慢 |
| 用途 | 跑程序、临时数据 | 固件、系统、文件 |
按 RAM/ROM
RAM vs ROM
| RAM | ROM | |
|---|---|---|
| 中文 | 随机访问存储器 | 只读存储器 |
| 英文 | Random Access Memory | Read-Only Memory |
| 直意 | 指的是当存储器中的数据被读取或写入时，所需要的时间与这段信息所在的位置无关。 | 指的是存储数据在任何情况下都不会改变，只能读取，但不能变更数据。 |
| 泛指 | 易失存储、随机读写 | 非易失存储、只读+难写 |
| 读速度 | SRAM（1~10ns）、DRAM（10~100ns） | Mask ROM（100ns）、NOR Flash（随机读，50~100ns）、NAND Flash（页读，50~100us） |
| 写速度 | 读写速度相同 | NOR Flash（页写，1~5ms）、NAND Flash（页写，200~3ms） |
注意：
- 随机存取：相对地，有串行访问存储器包括顺序访问存储器（如：磁带）和直接访问存储器（如：磁盘）。
历史遗留问题
实际上，RAM / ROM 是两个不同维度的旧分类混在一起：
- 易失性维度：易失（RAM）vs 非易失（ROM）
- 读写方式维度：随便写（RAM）vs 只读/难写（ROM）
这两个维度并不完全正交，也没绑定死。
例如，Flash 属于 EEPROM，但又能写。手机参数里”8+256G”的 256G 厂商叫 ROM，本质是 NAND Flash——可擦写、非易失。它既不”Read-Only”，也不是传统 ROM 工艺，只是因为”非易失主存”这个生态位被历史叫成了 ROM。这里 ROM 已经退化成”掉电不丢的主存”的代称。
例如，NVRAM（非易失 RAM）。
- 电池备份 SRAM：工控机里给 SRAM 挂颗纽扣电池（CMOS RAM 存 BIOS 设置），掉电也不丢 → 看起来像 ROM，本质是 RAM。
- nvSRAM / FeRAM / MRAM：用特殊工艺做到”RAM 的速度 + 非易失”，直接把两个维度捏一起了。
- 早期游戏卡带：《塞尔达》存档用电池+SRAM，既当 RAM 用（运行时写存档），又当 ROM 用（掉电能存）。
按是否可直接寻址
在计算机组成原理中，按是否可直接寻址，可分为以下两大类：
- 主存储器（内存）：挂载在数据总线，CPU 可直接寻址，速度快但容量较小、断电丢失（RAM）或不可写（ROM）。
- RAM：高速缓存/Cache（SRAM）、内存条（DRAM）
- ROM：BIOS、固件
- 辅助存储器（外存）：挂载在 I/O 总线，CPU 不能直接寻址，需通过 I/O 接口访问，速度慢但容量大、断电不丢数据。
- 机械硬盘 HDD、固态硬盘 SSD、U 盘（闪存）、光盘等
关键性能指标
- 容量：能存多少字节（B / KB / MB / GB / TB）
- 速度：存取时间、读写带宽
- 单位成本：容量与价格的比值
三者往往互相制约，所以计算机系统才采用”寄存器 → Cache → 内存 → 外存”的多级存储体系来平衡。
易失性存储
SRAM
静态随机存取存储器（Static Random-Access Memory，SRAM）。
静态是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。当电力供应停止时，SRAM 储存的数据会消失（被称为 Volatile memory）。
工作原理
一个 SRAM bit 用 6 个晶体管（T）搭成一个双稳态触发器（俩反相器交叉耦合 + 2 个访问控制管）：
- 状态 1：左高右低
- 状态 0：左低右高
“静态”：只要电不断，触发器自己就能”锁”住状态，不需要刷新电路。
DRAM
动态随机存取存储器（Dynamic Random Access Memory，DRAM）。
动态是指这种存储器需要定时刷新（周期性充电）才能保持数据。当电力供应停止时，SRAM 储存的数据会消失（被称为 Volatile memory）。
工作原理
一个 DRAM bit 用 1 个晶体管（T） + 1 个电容（C）存，靠电容里的电荷有没有来表示 0/1。
相比之下在 SRAM 上一个比特通常需要六个晶体管，DRAM 的优势在于结构简单。正因这缘故，DRAM 拥有非常高的密度，单位体积的容量较高因此成本较低。但相反的，DRAM 也有访问速度较慢，耗电量较大的缺点。
“动态”：电容再小也有漏电流（晶体管关断不完全 + 电容本身隧道漏），电荷会慢慢跑掉。温度越高漏越快，常温下一个 DRAM cell 的电荷大概 几十 ms ~ 几百 ms 就漏光了，所以 DRAM 控制器必须定期（典型 64ms 或 32ms 内）把所有行遍历读一遍再写回去，这叫 Refresh，这就是 Dynamic 的意思。
SRAM vs DRAM
| 维度 | SRAM | DRAM |
|---|---|---|
| 晶体管/bit | 6T（多） | 1T1C（少） |
| 容量密度 | 低，一片 die 存不了多少 | 高，单条能几十 GB |
| 速度 | 1~10 ns，接近 CPU | 10~100 ns |
| 刷新 | 不需要 | 必须毫秒级刷新 |
| 功耗 | 静态漏电极小，但面积大总功耗不低 | 刷新+电容充放电，动态功耗大 |
| 成本 | 贵（面积大） | 便宜（密度高） |
| 易失性 | 易失 | 易失 |
| 用途 | 寄存器、CPU Cache（L1/L2/L3）、高速缓冲 | 内存条（DDR4/DDR5） |
ADRAM
异步动态随机存取存储器（Asynchronous DRAM，ADRAM）。
CPU 和 存储控制器 之间没有统一时钟，所有时序靠”延时参数”硬等，而不是靠时钟沿对齐。是 DRAM 最早、最”原始”的形态，SDRAM（同步 DRAM）之前的 DRAM，默认就是 ADRAM。
“异步”
CPU / 内存控制器 和 DRAM 之间没有共享时钟信号。
控制器按时序表数节拍：发一个命令（ACT、READ、PRE 等）→ 等一堆纳秒参数（tRCD、tRP、CL…）再去下一步。例如，”行激活后至少等 20ns 才能读”。
ADRAM 的演化
纯 ADRAM 太慢，后来在”异步”框架里打了几个补丁，诞生了几个过渡形态：
- FPM DRAM（Fast Page Mode，快页模式）
- 打开一行后，同一行内多次 CAS 读不同列，不用每次重开 RAS
- 486 / 早期 Pentium 用，比纯 ADRAM 快一截
- EDO DRAM（Extended Data Out，扩展数据输出）
- FPM 的改进：上一次读的数据还没撤，下一次 CAS 就可以发过来 → CAS 重叠
- Pentium MMX 时代主流，号称”比 FPM 快 ~15~30%”
- BEDO DRAM（Burst EDO）
- EDO + 突发计数器，能自动吐连续列，算往 SDRAM 过渡的试探。
然后 1997 年前后 SDRAM 出现——加 CLK 引脚，命令在时钟沿锁， bursting 标准化，ADRAM 家族就退场了。
目前有些低功耗 IoT 芯片搭配的 PSRAM 接口还是半异步的，省个时钟 pin。还在跑 486/586 老设备的，可能还能见到 EDO SIMM 或 FPM。
SDRAM
同步动态随机存取內存（Synchronous DRAM，SDRAM）。
是有一个同步接口的 DRAM。这使得 SDRAM 与没有同步接口的异步 DRAM 相比，可以有一个更复杂的操作模式。
“同步”
ADRAM 的痛点：没时钟，控制器发完 RAS 得掐表等 tRCD ns、等 CL ns，频率一上去 ns 参数就难调，跨制程移植也麻烦。
SDRAM 的解法：加一根 CLK 引脚，所有关键信号都在时钟沿（上升沿）采样：
- 命令（ACT / READ / WRITE / PRE / REF 等）→ 时钟沿锁
- 地址 → 时钟沿锁
- 数据（早期 SDR）→ 时钟沿出
控制器不再数 ns，改数时钟周期：”CL=3”意思是读命令发出后第 3 个时钟沿出数据。这样频率从 66 MHz → 100 → 133 MHz 一路顺上去，时序参数只要改周期数。
Burst（突发）传输
ADRAM 的 FPM/EDO 虽然也能连读，但不标准。SDRAM 原生支持 Burst：
- 你发一次 READ 命令 + 起始列地址
- 后面连续 1/2/4/8/full page 个列自动吐出来，不用每个列都发一次 CAS
- 接口上命令带宽省了，连续访问（顺序程序/大数组）吞吐直接拉
Bank 结构
SDRAM 开始引入 Multi-Bank（典型 4 个 Bank），这是和 ADRAM 单阵列的另一个大区别：
- 存储阵列切成 Bank0~Bank3，每个 Bank 独立有行缓冲
- 可以 Bank0 在读、Bank1 在激活、Bank2 在预充电 → 命令重叠，隐藏 tRCD / tRP
- 这就是”Bank Interleaving（交错）”，让总线利用率上去
后来 DDR 扩到 4/8 Bank，DDR4 又加 Bank Group，思路都是从 SDRAM 这 4-Bank 来的。
ADRAM vs SDRAM
| ADRAM / EDO | SDRAM（及后续 DDR） | |
|---|---|---|
| 时钟 | 无 CLK，异步 | 有 CLK，同步 |
| 协同方式 | 延时参数硬等（tRCD/CL/tRP 按 ns） | 时钟周期数（比如 CL=3 就是 3 个 CLK） |
| 频率 | 最高几十 MHz（EDO 约 66 MHz） | SDRAM 100→133，DDR5 已经 8000+ |
| 突发 | EDO 勉强支持，不标准 | 原生 burst 长度 4/8 |
| 控制器复杂度 | 要数 ns，跨制程/电压要重调 | 数 CLK 就行，好移植 |
| 现状 | 淘汰，仅老资料/工控古董可见 | 主流（DDR4/DDR5） |
DDR
双倍数据率同步动态随机存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称 DDR SDRAM 或 DDR）。
为具有双倍数据速率的 SDRAM，其传输速度为系统主频的两倍。（SDRAM 只在时钟上升期进行数据传输；DDR 在一个时钟周期内可传输两次数据，也就是在时钟的上升期和下降期各传输一次数据。）
发布日期：1998 年，研发厂商：Samsung、JEDEC 固态技术协会。
JEDEC 标准（JEDEC JESD79F）：
| 标准名称 | I/O 总线主频 (MHz) | 核心周期 (ns) | 存储器主频 (MHz) | 数据速率 (MT/s) | 模块名称 | 极限传输率 (MB/s) |
|---|---|---|---|---|---|---|
| DDR-200 | 100 | 10 | 100 | 200 | PC-1600 | 1600 |
| DDR-266 | 133 | 7.5 | 133 | 266 | PC-2100 | 2100 |
| DDR-333 | 166 | 6 | 166 | 333 | PC-2700 | 2700 |
| DDR-400 | 200 | 5 | 200 | 400 | PC-3200 | 3200 |
MT/s：（megatransfers per second）是非正式术语，指的是在给定的数据传输通道中，每秒发生的数据传输操作次数。也被称为采样率，即每秒捕获的数据样本数，每个样本通常发生在时钟沿。
世代
| DDR SDRAM 标准 | I/O 总线主频 (MHz) | 存储器主频(MHz) | 预取队列 | 数据速率 (MT/s) | 工作电压 | DIMM pins | SO-DIMM pins | MicroDIMM pins |
|---|---|---|---|---|---|---|---|---|
| DDR | 100–200 | 100–200 | 2n | 200–400 | 2.5/2.6 | 184 | 200 | 172 |
| DDR2 | 200–533 | 100–266 | 4n | 400–1066 | 1.8 | 240 | 200 | 214 |
| DDR3 | 400–1066 | 100–266 | 8n | 800–2400 | 1.5 | 240 | 204 | 214 |
| DDR4 | 800–1600 | 200–400 | 8n | 1600–5067 | 1.2 | 288 | 260 | 214 |
| DDR5 | 1600–3600 | 200–450 | 16n | 3200–7200 | 1.1 | 288 | 262 | - |
预取（Prefetch）
DRAM 存储阵列（core）因为电容充电的物理限制，内核时钟频率长期卡在 100–200 MHz 上下，但外部 IO 早就要跑到 400/800/1600 MHz 了。怎么办？
解法：内核一次多读几倍的数据放到缓冲区，IO 端用更高的时钟把这些数据传输出去。
用 DDR3 8n 举个具体例子：
- DRAM 内核频率 100–333 MHz（受电容限制上不去）
- 内核一次读 8 × 64bit = 512bit 进 prefetch buffer
- IO 端用 8 倍速率（800–1333 MHz）把这批数据发出去
- 对外表现：
- 数据：100 MHz（存储器主频） × 8（预取）= 800 MT/s
- 数据传输：400MHz（I/O 总线主频） x 2（DDR 双沿） = 800 MT/s
- 传输速率：800 MT/s x 64bit（同步传输带宽/比特宽） = 6.4 GB/s
DDR2
第二代双倍数据率同步动态随机存储器（英语：Double-Data-Rate Two Synchronous Dynamic Random Access Memory，一般称为DDR2 SDRAM）。
发布日期：2003 年，研发厂商：Samsung、JEDEC 固态技术协会。
主要升级：
- 速率与预取：预取由 2n 升级为 4n，核心频率不变的情况下速率翻倍。
- 工作电压 / 功耗：工作电压由 2.5V 下降到 1.8V，功耗和发热更小，对电池类 / 密闭设备更友好。
JEDEC 标准（JEDEC JESD 2）：
| 标准名称 | I/O 总线主频 (MHz) | 核心周期 (ns) | 存储器主频 (MHz) | 数据速率 (MT/s) | 比特宽 (bit) | 模块名称 | 极限传输率 (GB/s) |
|---|---|---|---|---|---|---|---|
| DDR2-400 | 200 | 10 | 100 | 400 | 64b (8B) | PC2-3200 | 3.2 |
| DDR2-533 | 266 | 7.5 | 133 | 533 | 64b (8B) | PC2-4200 PC2-4300 | 4.3 |
| DDR2-667 | 333 | 6 | 166 | 667 | 64b (8B) | PC2-5300 PC2-5400 | 5.3 |
| DDR2-800 | 400 | 5 | 200 | 800 | 64b (8B) | PC2-6400 | 6.4 |
| DDR2-1066 | 533 | 3.75 | 266 | 1066 | 64b (8B) | PC2-8500 PC2-8600 | 8.5 |
DDR3
第三代双倍资料率同步动态随机存储器（英语：Double-Data-Rate Three Synchronous Dynamic Random Access Memory，一般称为DDR3 SDRAM）。
发布日期：2007 年，研发厂商：JEDEC 固态技术协会。
主要升级：
- 速率与预取：预取由 4n 升级为 8n，核心频率不变的情况下速率翻倍。
- 工作电压 / 功耗：工作电压由 1.8V 下降到 1.5V，功耗和发热更小，对电池类 / 密闭设备更友好。
- 寻址与容量：BA0–BA1（2bit bank）= 4 bank 升级为 BA0–BA2（3bit bank）= 8 bank，单 Die 容量翻倍（DDR2:256Mb-4Gb，DDR3:512Mb-8Gb）。
JEDEC 标准（JESD79-3）：
| 标准名称 | I/O 总线主频 (MHz) | 核心周期 (ns) | 内存时钟频率 (MHz) | 数据速率 (MT/s) | 比特宽 (bit) | 模块名称 | 极限传输率 (GB/s) |
|---|---|---|---|---|---|---|---|
| DDR3-800 | 400 | 10 | 100 | 800 | 64b (8B) | PC3-6400 | 6.4 |
| DDR3-1066 | $533 \dfrac 1 3$ | 7.5 | $133 \dfrac 1 3$ | $1066 \dfrac 2 3$ | 64b (8B) | PC3-8500 | $8 \dfrac 8 {15}$ |
| DDR3-1333 | $666 \dfrac 2 3$ | 6 | $166 \dfrac 2 3$ | $1333 \dfrac 1 3$ | 64b (8B) | PC3-10600 | $10 \dfrac 2 3$ |
| DDR3-1600 | 800 | 5 | 200 | 1600 | 64b (8B) | PC3-12800 | 12.8 |
| DDR3-1866 | $933 \dfrac 1 3$ | $4 \dfrac 2 7$ | $233 \dfrac 1 3$ | $1866 \dfrac 2 3$ | 64b (8B) | PC3-14900 | $14 \dfrac {14}{15}$ |
| DDR3-2133 | $1066 \dfrac 2 3$ | 3.75 | $266 \dfrac 2 3$ | $2133 \dfrac 1 3$ | 64b (8B) | PC3-17000 | $17 \dfrac 1 {15}$ |
| DDR3-2400 | 1200 | $3 \dfrac 1 3$ | 300 | 2400 | 64b (8B) | PC3-19200 | 19.2 |
| DDR3-2666 | $1333 \dfrac 1 3$ | 3 | $333 \dfrac 1 3$ | $2666 \dfrac 2 3$ | 64b (8B) | PC3-21333 | $21 \dfrac 1 3$ |
DDR4
第四代双倍数据率同步动态随机存储器（英语：Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为DDR4 SDRAM）。
主要升级：
- 速率与预取：预取位不变，但引入了 Bank Group 架构（每颗芯片内分 4 个 bank group，可并行访问），等效把内部数据率又翻了近一倍。
- 工作电压 / 功耗：工作电压由 1.5V 下降到 1.2V，功耗和发热更小，对电池类 / 密闭设备更友好。
- 单 Die 容量：4 个 bank group 将单条容量也 x4 了，单 Die 2Gb - 16Gb。
发布日期：2014年，研发厂商：JEDEC 固态技术协会。
JEDEC 标准（JEDEC JESD79-4）：
| 标准名称 | I/O总线主频 (MHz) | 存储器主频 (MHz) | 数据传输率 (MT/s) | 模块名称 | 峰值带宽 (MB/s) | 时序 (CL-tRCD-tRP) | CAS延时周期 (ns) |
|---|---|---|---|---|---|---|---|
| DDR4-1600J* DDR4-1600K DDR4-1600L |
800 | 200 | 1600 | PC4-1600 或 PC4-12800 | 12800 | 10-10-10 11-11-11 12-12-12 |
12.5 13.75 15 |
| DDR4-1866L* DDR4-1866M DDR4-1866N |
933.33 | 233.33 | 1866.67 | PC4-1866 或 PC4-14900 | 14933.33 | 12-12-12 13-13-13 14-14-14 |
12.857 13.929 15 |
| DDR4-2133N* DDR4-2133P DDR4-2133R |
1066.67 | 266.67 | 2133.33 | PC4-2133 或 PC4-17000 | 17066.67 | 14-14-14 15-15-15 16-16-16 |
13.125 14.063 15 |
| DDR4-2400P* DDR4-2400R DDR4-2400U |
1200 | 300 | 2400 | PC4-2400 或 PC4-19200 | 19200 | 15-15-15 16-16-16 18-18-18 |
12.5 13.33 15 |
| DDR4-2666T DDR4-2666U DDR4-2666V DDR4-2666W |
1333 | 325 | 2666 | PC4-21333 | 21333 | 17-17-17 18-18-18 19-19-19 20-20-20 |
12.75 13.50 14.25 15 |
| DDR4-2933V DDR4-2933W DDR4-2933Y DDR4-2933AA |
1466.5 | 366.6 | 2933 | PC4-23466 | 23466 | 19-19-19 20-20-20 21-21-21 22-22-22 |
12.96 13.64 14.32 15 |
| DDR4-3200W DDR4-3200AA DDR4-3200AC |
1600 | 400 | 3200 | PC4-25600 | 25600 | 20-20-20 22-22-22 24-24-24 |
12.50 13.75 15 |
时序参数（单位是时钟周期（tick），不是纳秒——所以同样 CL 值，频率越高实际延迟越低）：
- tRAS（行激活时长，Active to Precharge）：一行打开之后，至少要维持多久才能关。
- tRP（Row Precharge Time，行预充电时间）：关掉当前行，重新打开另一行之间要隔多久。
- tRCD（RAS to CAS Delay，行到列延迟）：行地址发出去之后，等多久才能发列地址。
- RAS = Row Address Strobe（行地址选通）
- CAS = Column Address Strobe（列地址选通）
- CL（CAS Latency，列地址 strobe 延迟）：行已经打开了，发出列地址之后，等多久数据才吐出来。
- tRFC（Refresh Cycle Time）：刷新一行 bank 的时间，DDR5 因为 bank 多，tRFC 数值很大（几百），对性能也有影响。
- tWR（Write Recovery）：写完后到 precharge 前要等多久。
- tRTP（Read to Precharge）：读完后到 precharge 的间隔。
- tFAW（Four Activate Window）：4 个 ACT 命令在同类 bank 里的最小窗口，限制突发激活。
- tWTR (L/S)（Write to Read，Long/Short）：写转读的最小间隔。
- CR（Command Rate，1T/2T）：一个命令槽里发几个 rank 的命令，1T 更激进。
DDR5
第五代双倍资料率同步动态随机存储器（英语：double data rate fifth-generation synchronous dynamic random-access memory，缩写DDR5 SDRAM）。
发布日期：2020年7月14日，研发厂商：JEDEC 固态技术协会。
主要升级：
- 预取与突发长度：
- Bank Group：DDR4 16 Bank，4 Bank Group；DDR5：32 Bank，8 Bank Group，并行度翻倍，控制器可以交错更多 Bank，高并发下吞吐更稳。
- 通道结构：DDR4 一条 DIMM = 一个 64-bit 通道，要双通道得插两条；DDR5 一条 DIMM 内部拆成 两个独立的 32-bit 子通道（x32 + x32），CPU 可以并行调度两个子通道，访问粒度更小，浪费更少。
- 单 Die 容量：Bank x2，Bank Group x2，总体容量 x4，单条 8Gb - 32Gb。
- 工作电压：1.1V，看着只降 0.1V，但配合 PMIC 本地供电，实际能效提升更明显。
- 电源管理：电源管理芯片（PMIC）集成到 DIMM 上，主板只送 12V（或 5V），PMIC 本地降压出 VDD 1.1V / VDDQ 1.1V / VPP 1.8V / VDDSPD 1.8V，电压容差从 DDR4 的 ±5%（±60mV）收严到 ±2.5%（±28mV），提高了高频下的信号完整性。
JEDEC 标准（JEDEC JESD79-5）：
| 标准名称 | I/O 总线主频 (MHz) | 存储器主频 (MHz) | 数据速率 (MT/s) | 工作电压 | 模块名 | 极限传输率 (GB/s) |
|---|---|---|---|---|---|---|
| DDR5-3200 | 1600 | 200 | 3200 | 1.1V | PC5-25600 | 25.6 |
| DDR5-3600 | 1800 | 225 | 3600 | 1.1V | PC5-28800 | 28.8 |
| DDR5-4000 | 2000 | 250 | 4000 | 1.1V | PC5-32000 | 32.0 |
| DDR5-4400 | 2200 | 275 | 4400 | 1.1V | PC5-35200 | 35.2 |
| DDR5-4800 | 2400 | 300 | 4800 | 1.1V | PC5-38400 | 38.4 |
| DDR5-5200 | 2600 | 325 | 5200 | 1.1V | PC5-41600 | 41.6 |
| DDR5-5600 | 2800 | 350 | 5600 | 1.1V | PC5-44800 | 44.8 |
| DDR5-6000 | 3000 | 375 | 6000 | 1.1V | PC5-48000 | 48.0 |
| DDR5-6400 | 3200 | 400 | 6400 | 1.1V | PC5-51200 | 51.2 |
| DDR5-6800 | 3400 | 425 | 6800 | 1.1V | PC5-54400 | 54.4 |
| DDR5-7200 | 3600 | 450 | 7200 | 1.1V | PC5-57600 | 57.6 |
| DDR5-7600 | 3800 | 475 | 7600 | 1.1V | PC5-60800 | 60.8 |
| DDR5-8000 | 4000 | 500 | 8000 | 1.1V | PC5-64000 | 64.0 |
| DDR5-8400 | 4200 | 525 | 8400 | 1.1V | PC5-67200 | 67.2 |
| DDR5-8800 | 4400 | 550 | 8800 | 1.1V | PC5-70400 | 70.4 |
CL 延迟
| 标准名 | CL-tRCD-tRP (Class-A) | CL 绝对延迟 (ns) |
|---|---|---|
| DDR5-3200 | 22-22-22 | 13.75 |
| DDR5-3600 | 26-26-26 | 14.43 |
| DDR5-4000 | 28-28-28 | 14.0 |
| DDR5-4400 | 32-32-32 | 14.55 |
| DDR5-4800 | 34-34-34 | 14.17 |
| DDR5-5200 | 38-38-38 | 14.62 |
| DDR5-5600 | 40-40-40 | 14.29 |
| DDR5-6000 | 42-42-42 | 14.0 |
| DDR5-6400 | 46-46-46 | 14.38 |
| DDR5-6800 | 48-48-48 | 14.12 |
| DDR5-7200 | 52-52-52 | 14.44 |
| DDR5-7600 | 54-54-54 | 14.21 |
| DDR5-8000 | 56-56-56 | 14.0 |
| DDR5-8400 | 60-60-60 | 14.29 |
| DDR5-8800 | 62-62-62 | 14.09 |
GDDR
图形双倍数据速率 SDRAM（Graphics Double Data Rate SDRAM，GDDR SDRAM）。
是专为显卡设计的高性能 DDR 存储器，也被叫做帧缓存，它的作用是用来存储显卡芯片处理过或者即将提取的渲染数据。其工作频率、电压等参数区别于标准DDR内存。
GDDR 追求的是极致带宽——显卡需要同时处理海量图形数据，比如 4K 纹理或实时光影效果，这就要求内存传输速度超快。GDDR6/GDDR7 的带宽远超同代 DDR，但代价是功耗更高，发热也更明显。
LPDDR
低功耗双倍速率 SDRAM（Low Power Double Data Rate SDRAM，LPDDR SDRAM）。
又称为 mDDR(Mobile DDR SDRAM)，是美国 JEDEC 固态技术协会（JEDEC Solid State Technology Association）面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动式电子产品。
其特征主要有三点：
- 与此前标准（LPDDR）相比，加大了节能技术的支持；
- 非易失性内存（闪存）和易失性内存（SDRAM）可共用接口；
- 扩大了支持的内存容量和特性范围。
非易失性存储
Mask ROM
掩膜ROM（Mask ROM）是一种在芯片制造过程中，通过光刻掩膜版将数据永久性地“写入”到半导体中的只读存储器。
核心特点：
内部结构：核心是一个由晶体管（通常是MOSFET）构成的二维存储阵列。
只读：数据一旦在工厂制造时写入，就无法再修改。（”真 ROM”）
非易失性：断电后数据永久保存。
成本极低：在大批量生产时，单位成本非常低廉。
高密度、高可靠性：存储结构简单，芯片面积小，抗干扰能力强。
PROM
可编程只读存储器（Programmable ROM，PROM）其内部有行列式的镕丝，可依用户（厂商）的需要，利用电流将其烧断，以写入所需的数据及程序，镕丝一经烧断便无法再恢复，亦即数据无法再更改。
OTPROM
一次编程只读存储器（One Time Programmable Read Only Memory，OTPROM）内部所用的芯片与写入原理同EPROM，但是为了节省成本，封装上不设置透明窗，因此编程写入之后就不能再抹除改写。
PROM 从诞生那天起，定义里就自带”one-time”这个属性。后来为了强调这点，常叫 OTPROM，在业内 PROM 和 OTPROM 指的是一个东西。
EPROM
可擦除可编程只读存储器（英语：Erasable Programmable Read Only Memory），由以色列工程师 Dov Frohman 发明，是一种断电后仍能保留数据的计算机存储芯片——即非易失性的（非易失性）。它是一组浮栅晶体管，被一个提供比电子电路中常用电压更高电压的电子器件分别编程。一旦编程完成后，EPROM只能用强紫外线照射来擦除。通过封装顶部能看见硅片的透明窗口，很容易识别EPROM，这个窗口同时用来进行紫外线擦除。
一片编程后的 EPROM，可以保持其数据大约 10～20 年，并能无限次读取。擦除窗口必须保持覆盖，以防偶然被阳光擦除。老式计算机的BIOS)芯片，一般是EPROM，擦除窗口往往被印有BIOS发行商名称、版本和版权声明的标签所覆盖。
一些在闪存出现前生产的微控制器，具有使用 EPROM 来存储程序的版本，以利于程序开发；因为，如使用一次性可编程器件，在调试时将造成严重浪费。
EEPROM
写作E2PROM，全称电可擦除可编程只读存储器 （英语：Electrically-Erasable Programmable Read-Only Memory），是一种可以通过电子方式多次复写的半导体存储设备。相比 EPROM，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。
EEPROM有四种工作模式：读取模式、写入模式、擦除模式、校验模式。读取时，芯片只需要 Vcc 低电压（一般+5V）供电。编程写入时，芯片通过Vpp（一般+25V, 较新者可能使用 12V 或 5V）获得编程电压，并通过PGM编程脉冲（一般50ms）写入数据。擦除时，只需使用Vpp高电压，不需要紫外线，便可以擦除指定地址的内容。为保证写入正确，在每写入一块数据后，都需要进行类似于读取的校验步骤，若错误就重新写入。现今的 EEPROM 通常已不再需要使用额外的 Vpp 电压，且写入时间也已有缩短。
由于EEPROM的优秀性能，以及在在线操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的RAM芯片，甚至取代部分的硬盘功能（固态硬盘）。它与高速RAM成为当前（21世纪00年代）最常用且发展最快的两种存储技术。
闪存（Flash Memory）
快闪存储器（英语：flash memory），是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储，以及在计算机与其他数字产品间交换传输数据，如储存卡与U盘。闪存是一种特殊的、以宏块抹写的 EEPROM。早期的闪存进行一次抹除，就会清除掉整颗芯片上的数据。
闪存的成本远较可以字节为单位写入的 EEPROM 来的低，也因此成为非易失性固态存储最重要也最广为采纳的技术。像是 PDA、笔记本电脑、数字随身听、数字相机与手机上均可见到闪存。此外，闪存在游戏主机上的采用也日渐增加，藉以取代存储游戏数据用的 EEPROM 或带有电池的 SRAM。
闪存是非易失性的存储器。这表示单就保存数据而言，它是不需要消耗电力的。与硬盘相比，闪存也有更佳的动态抗震性。这些特性正是闪存被移动设备广泛采用的原因。闪存还有一项特性：当它被制成储存卡时非常可靠──即使浸在水中也足以抵抗高压与极端的温度。闪存的写入速度往往明显慢于读取速度。
虽然闪存在技术上属于 EEPROM，但是“EEPROM”这个字眼通常特指非快闪式、以小区块为清除单位的 EEPROM。它们典型的清除单位是字节。因为老式的EEPROM 抹除循环相当缓慢，相较之下快闪记体较大的抹除区块在写入大量数据时带给其显著的速度优势。
闪存又分为 NOR 与 NAND 两型，闪存最常见的封装方式是 TSOP48 和 BGA，在逻辑接口上的标准则由于厂商阵营而区分为两种：ONFI 和 Toggle。手机上的闪存常常以 eMMC 方式存在。
NOR Flash
从 NOR Flash 读取数据的方式与从 RAM 读取数据相近，只要提供数据的地址，数据总线就可以正确的导出数据。基于以上原因，多数微处理器可以将 NOR Flash当作原地运行（Execute in place, XIP）存储器使用，这意味着存储在 NOR Flash 上的程序不需复制到 RAM 就可以直接运行。
由于 NOR Flash 没有原生坏区管理，所以一旦存储区块发生毁损，软件或驱动程序必须接手这个问题，否则可能会导致设备发生异常。在解锁、抹除或写入 NOR Flash 区块时，特殊的指令会先写入已绘测的记忆区的第一页。接着快闪记忆芯片会提供可用的指令清单给实体驱动程序，而这些指令是由 通用闪存接口（Common Flash memory Interface, CFI）所界定的。与用于随机存取的ROM不同，NOR Flash也可以用在存储设备上；不过与 NAND Flash 相比，NOR Flash的写入速度一般来说会慢很多。NOR Flash 最常见用途之一就是 BIOS ROM芯片。
NAND Flash
东芝在1989年发表了NAND Flash架构，这种存储器的访问方式类似硬盘、储存卡之类的区块性存储设备，每个区块由数个页所构成。一般来说这些页的大小为512或2048或4096字节。在各个页之间彼此的连接区域会有几个字节（一般而言是数据大小的1/32），这些空间用于存储错误修正码的校验和。以下是一些典型的区块大小：
- 每32个512+ 16位组的页为1个大小是16KB的区块
- 每64个2048+ 64位组的页为1个大小是128KB的区块
- 每64个4096+128位组的页为1个大小是256KB的区块
- 每128个4096+128位组的页为1个大小是512KB的区块
读取与写入动作可以以“页”为单位偏移量进行，抹除动作只能以“区块”为单位偏移量进行。NAND Flash还有一项限制就是区块内的数据只能序列性的写入。操作次数（Number of Operations, NOPs）则代表“页”可以被写入的次数。目前MLC的NOPs是1；而SLC则是4。NAND Flash也需要由设备驱动程序软件或分离的控制器芯片来进行坏区管理，例如SD卡内部便包含实行坏区管理与耗损平衡的电路。当一个逻辑区被高端软件访问时，逻辑区对应到实体区的工作则由驱动程序或控制器进行。
eMMC
eMMC（embedded MultiMediaCard）是把 NAND 闪存 + 主控 + 协议接口 封装在一个 BGA 芯片里、直接焊在主板上的嵌入式存储，相当于”焊死的 SD 卡”。2011 年JEDEC 发布标准以来，一直是中低端手机、平板、电视盒子、开发板、车载车机的标配。
基本构成
eMMC 内部其实是个”三合一”小模组：
- NAND Flash：真正存数据的地方，一般是 TLC/QLC
- Flash Controller（主控）：管磨损均衡、ECC、坏块管理、FTL——这部分是它比裸 NAND 好用的原因
- 标准接口：CLK / CMD / 8bit 数据线（半双工并行），走 JEDEC 定义的 eMMC 协议
对外只露一组引脚，主机 CPU 不用操心 NAND 怎么擦写，发命令就行——这也是”嵌入式”的便利点。
版本演进
| 版本 | 年份 | 理论最高（顺序） | 备注 |
|---|---|---|---|
| eMMC 4.5 | 2011 | 104 MB/s | HS200 之前 |
| eMMC 5.0 | 2013 | 200 MB/s（HS200） | 引入缓存、RPMB 安全分区 |
| eMMC 5.1 | 2015 | 400 MB/s（HS400） | 目前天花板，再无 6.0 |
eMMC 5.1 之后 JEDEC 没继续推下一代 eMMC 了，路线让给了 UFS。（eMMC 5.1 同价位 UFS 2.2 体验会更好（随机读写翻倍））
性能特点
- 顺序读写：5.1 标称 400 MB/s，实测一般 250~350 MB/s
- 随机 4K：~30~50 MB/s，IOPS 几千到一万出头——这是瓶颈，开 APP、加载小文件明显比 UFS/NVMe 慢
- 半双工 8bit 并行总线：同一时刻只能读或只能写，不能同时收发；UFS 是全双工串行，差距就在这
- 接口是 8bit 数据线 + CLK + CMD，BGA 封装一般 153/169 球，焊死不能换
和相近介质对比
| eMMC | SD 卡 | UFS（2.2/3.1/4.0） | NVMe SSD（PCIe） | |
|---|---|---|---|---|
| 形态 | 焊死 BGA | 可插拔 | 焊死 BGA | M.2 或可插拔 |
| 总线 | 8bit 并行半双工 | 4bit 并行 | 全双工串行（类似 SCSI） | PCIe 全双工 |
| 顺序 | ~300 MB/s | ~100 MB/s（UHS-I） | 1~4 GB/s | 3~14 GB/s |
| 随机 | 弱 | 很弱 | 中 | 强 |
| 成本 | 最低 | 低但贵于 eMMC/TB | 中 | 高 |
NOR vs NAND
NOR型与NAND型闪存最主要的两个差异点如下：
- 连接个别记忆单元的方法不同
- 读取写入存储器的接口不同（NOR型闪存允许随机存取，而NAND型闪存只能允许页访问）
以上两点是相关的NAND型闪存研发所做出的设计抉择。NAND型闪存发展的一个目标是为了减少所需的芯片面积来实现给定的闪存容量，从而降低每比特的成本，并推升芯片最大容量，如此就可与磁性存储设备相互竞争，如硬盘。
NOR和NAND型闪存由记忆单元间的内部连接结构而得名。NOR型闪存内部记忆单元以平行方式连接到比特线，允许个别读取与程序化记忆单元。这种记忆单元的平行连接类似于CMOS NOR闸中的晶体管平行连接。NAND型闪存内部记忆单元以顺序方式连接，类似于NAND闸。顺序连接方式所占空间较平行连接方式为小，降低了NAND型闪存的成本。
NOR型闪存面世后，成为比现有的 EPROM 与 EEPROM 存储器更经济、更方便的复写型只读存储器。因此，随机存取的读取电路是需要的。然而，NOR型闪存当成只读存储器使用时的读取次数在预期上通常远大于写入次数，所以其内含的写入电路是相当慢的，并且只提供区块抹除功能。另一方面，使用闪存的应用，如取代硬盘，无需字符组层级的地址线，因为字符组层级的地址线只会增加无谓的复杂度与成本。
因为采用顺序连接方式及去除字符组的接触点，NAND型闪存记忆单元的大型闸格所占面积只有NOR型记忆单元的60%（假设采用相同的 CMOS 制程，如130nm、90nm或65nm）。NAND型存储器的设计者理解到闪存的面积，在移除外部地址线及数据总线电路后，将可进一步缩小。取而代之的是，外部设备可使用顺序访问命令与数据寄存器与NAND型闪存沟通，由存储器内部获取所需数据并将其输出。选择这种设计方式使得NAND型闪存无法随机存取，但是NAND型闪存的主要目标是取代硬盘，而不是只读存储器。
光盘
光盘（Optical Disc）是一种用激光读写数据的圆形存储介质，从 1980 年代至今已经迭代了四十多年，是很多人童年里 MP3、电影、游戏的载体。
基本原理
光盘表面布满了微小的凹坑（pit）和平面（land），激光头照射上去时：
- 凹坑 / 平面的反射光相位不同 → 被读取为 0 和 1
- 写入时（一次性或可逆），通过激光加热改变染料层或相变材料的状态
- 从内圈螺旋向外读取，轨道间距只有 1.6μm（CD）~ 0.32μm（BD）
主流规格
| 类型 | 出现年 | 容量（单面） | 典型用途 |
|---|---|---|---|
| CD | 1982 | 700 MB | 音乐、早期软件 |
| DVD | 1995 | 4.7 GB（单层）/ 8.5 GB（双层） | 电影、系统安装盘 |
| BD（蓝光） | 2006 | 25 GB（单层）/ 50 GB（双层）/ 100 GB（三层） | 高清电影、大容量归档 |
波长也从 CD 的 780nm（红外） → DVD 的 650nm（红） → BD 的 405nm（蓝紫） 一路缩短，所以能刻更密的轨道、存更多数据。
常见后缀含义
- -ROM：出厂压好，只能读（买来的电影碟、游戏碟）
- -R：一次写入，写完不能改（刻录备份）
- -RW / -RE：可擦重写（相变材料，次数有限）
为什么现在少见了
- U 盘 / SSD 速度快、不怕划
- 网盘 + 流媒体基本替代了”搬运数据”和”看片”两个场景
- 光盘怕晒、怕潮、怕划，寿命标称 10~30 年但实际往往更短
不过它在 冷备份（离线防勒索病毒）、音乐发烧友（CD 抓轨 vs 流媒体音质争议）、长期归档（M-DISC 号称能存 1000 年） 这几个 niche 里还在用。
磁带
磁带（Magnetic Tape）是用涂了磁性颗粒的长条塑料带卷起来存数据的老祖宗级介质，1951 年 IBM 701 就开始用了。它看着比光盘、硬盘还”古董”，但今天在冷数据归档领域依然无可替代——你存在云盘里的老照片，底层大概率就躺在某家数据中心的磁带库里。
基本原理
- 一条聚乙酯带基，涂上一层 氧化铁 / 铬 dioxide / 金属磁粉，磁头通电改变磁粉极性来记录 0/1
- 数据是顺序写入的：磁带从头跑到尾，像录音带一样，没有”寻道”概念，但有”快进/倒带”
- 现代磁带主流是 LTO（Linear Tape-Open） 格式，半英寸宽，一卷绕在盒里
关键规格演进（LTO 系列）
| 代次 | 年份 | 原生容量（单盒） | 压缩后 |
|---|---|---|---|
| LTO-5 | 2010 | 1.5 TB | 3 TB |
| LTO-7 | 2016 | 6 TB | 15 TB |
| LTO-8 | 2017 | 12 TB | 30 TB |
| LTO-9 | 2021 | 18 TB | 45 TB |
| LTO-10（路线图） | 待发布 | ~30 TB | ~75 TB |
注：压缩比是 2.5:1 标称，实际看数据类型，文本能压，视频照片基本压不动。
速度方面，LTO-9 持续传输约 400 MB/s，比 HDD 还快一截——前提是你能连续喂得动。
和 HDD / 光盘比
| 维度 | 磁带 (LTO-9) | HDD (企业 20T) | 蓝光 (BD XL) |
|---|---|---|---|
| 单介质容量 | 18~45 TB | 20~24 TB | 100 GB |
| 单价/TB | 最低，约 15~25 元/TB | 约 80~120 元/TB | 贵得离谱 |
| 随机访问 | 极差，得倒带 | 一般 | 还行 |
| 寿命 | 30 年+（冷存） | 5~10 年 | 10~30 年 |
| 抗震/便携 | 盒装耐造 | 怕摔 | 怕划 |
| 读写方式 | 顺序，需专用驱动器 | 随机 | 随机 |
优点
全球约 60~80% 的冷数据 存在磁带上——包括 AWS Glacier、Google、阿里云的归档层，底层都是磁带库机器人自动换带。
几个不可替代的点：
- 容量/TB 成本碾压一切：云厂商算过账，冷数据放磁带比放 HDD 省一半以上电费+硬件
- Air-gap 天然防勒索：拔下来锁柜子里，病毒碰不到，金融机构、政府归档最爱这点
- 寿命长、静态省电：磁带不插电躺着就行，HDD 不转也得定期通电自检
- LTO 路线图稳定：每代容量翻倍，且向下兼容两代读、一代写（LTO-9 能读 LTO-8/7，能写 LTO-8）
缺点
- 顺序访问的诅咒：想读某个文件，得”倒带”定位，随机读 IOPS 基本为 0，只适合”写了就封存、偶尔捞一次”的场景
- 驱动器贵：LTO-9 外置驱动器一台 8000~15000 元，个人玩不起，基本是企业/影视后期工作室才配
- 磁带也怕环境：虽然标称 30 年，但湿度、磁场、霉变照样废，得放恒温恒湿柜
- LTO 加密密钥丢了 = 数据全灭：这点比 HDD 狠，HDD 还能找数据恢复公司拆盘，磁带密钥丢了真没戏
现在的典型用途
- 云厂商冷归档层（Glacier Deep Archive、Azure Archive 这种几分钱/GB/月的档位）
- 影视/科研大数据：拍一部 8K 电影 raw 素材几十 TB，磁带当”数字底片”封存
- 银行/医院/政府：合规要求数据留 30 年，磁带 + Air-gap 是标配
- 个人基本不用：除非你是摄影师囤了几百 TB 素材，否则家用 NAS + HDD 就够了
机械硬盘
机械硬盘（Hard Disk Drive, HDD）是用磁头在高速旋转的盘片上读写数据的存储设备，1962 年 IBM 推出第一款，至今仍是”大容量廉价存储”的主力。
基本结构
- 盘片（Platter）：铝合金或玻璃基底，表面涂磁性涂层，双面都能存数据，一块硬盘一般 1~9 张叠在一起转
- 主轴电机：带动盘片转，常见 5400 / 7200 / 10000 RPM，企业级有 15000 的
- 磁头（Head）：悬在盘片上方几纳米处，”飞”着读写，不接触（接触就划盘了）
- 音圈电机：控制磁头径向移动定位磁道
- 控制电路：负责接口通信、缓存、转速控制
数据以同心圆磁道 + 扇区的方式存在盘片上，磁头寻道 → 等盘片转到对应扇区 → 读写，这就是 HDD 天生慢的根源。
主流规格
| 维度 | 选项 | 说明 |
|---|---|---|
| 尺寸 | 3.5 寸 / 2.5 寸 | 3.5 容量大、台式机/NAS用；2.5 薄、笔记本用，基本被 SSD 取代了 |
| 转速 | 5400 / 7200 / 10000 RPM | 5400 安静省电，7200 主流，10000+ 基本绝迹 |
| 接口 | SATA / SAS / NVMe（桥接） | 家用 SATA 足矣，企业 SAS |
| 缓存 | 64MB ~ 512MB | 越大对随机读写越有帮助 |
| 单盘容量 | 1TB ~ 24TB+ | 家用 4~8T 甜点，企业 20T+ 用氦气封装 |
性能特点
- 顺序读写：100~250 MB/s，看转速和密度，还凑合
- 随机读写（4K）：0.5~2 MB/s，IOPS 几十到两百，这是 HDD 最痛的地方——磁头要物理挪位置，数据库、系统盘根本扛不住
- 延迟：毫秒级，比 SSD 的微秒级差三个数量级
和 SSD 比
| HDD | SSD | |
|---|---|---|
| 容量单价 | 便宜，1TB 只要几十块 | 贵，1TB 三百上下 |
| 速度 | 顺序还行，随机拉胯 | 全方位碾压 |
| 抗震 | 怕摔怕震 | 随便造 |
| 寿命 | 理论上擦写无限，但机械会老化 | TBW 限制，但日常够用十年 |
| 功耗噪音 | 有转动声、发热大 | 静音 |
现在还能干啥
HDD 没死，只是退到”容量敏感、性能不敏感“的场景：
- NAS / 家用仓库盘：存电影、照片、备份，4~16T 性价比无敌
- 监控录像：7×24 连续写
- 企业冷数据：对象存储的后端，磁带太慢、SSD 太贵，HDD 卡中间
- 装机别买 HDD 装系统——开机两分钟那种体验劝退
💡 买 HDD 认准用途：家用仓储选 CMR（垂直记录），避开 SMR（叠瓦） 的坑（尤其是当 NAS 盘时，SMR 随机写会掉速到怀疑人生）。西数 HC 系列、希捷 IronWolf 基本都是 CMR，绿盘蓝盘低端容易撞上 SMR，下单前查一下型号。
参考
- 《Linux 设备驱动开发详解 基于最新的Linux 4.0内核》，宋宝华 编著，机械工业出版社
- DDR SDRAM - 维基百科，自由的百科全书
- DDR2 SDRAM - 维基百科，自由的百科全书
- DDR3 SDRAM - 维基百科，自由的百科全书
- DDR4 SDRAM - 维基百科，自由的百科全书
- DDR5 SDRAM - 维基百科，自由的百科全书